bbt_support
SiTCPに関する情報を共有するためのフォーラムです。この目的に反しない範囲で、質問、コメント、回答などご自由にご投稿ください。
This forum is for sharing information about SiTCP. Please do not hesitate to post any questions, comments or answers within the scope of this purpose.
This forum is for sharing information about SiTCP. Please do not hesitate to post any questions, comments or answers within the scope of this purpose.
bbt_support
About
- Username
- bbt_support
- Joined
- Visits
- 242
- Last Active
- Roles
- Member, Administrator, Moderator
Comments
-
ngcに代わってedifのファイルを入れてください。 ngc削除した後、edifファイルを追加するだけです。 必要であればタイミング制約にEDF_SiTCP.xdcをご利用いただけます。 基板固有のタイミング制約を記述してあるxdcファイルの下に追加してください。
-
Virtex7,Kintex7,Artix7用SiTCPをedifでも公開しました。 合成できない場合にはNGCに代わってご利用下さい。
-
Windows11ではngcの変換に不具合があるようです。 現在ngcで公開しているSiTCPをedifでも公開予定です。 【参考URL】 https://support.xilinx.com/s/question/0D54U000073AhNFSA0/000034620-ngc-to-edif-format-file-conversion-is-not-working-on-windows-11-still…
-
SiTCPのアドレス範囲が制限されたことはありません。 SiTCP内部レジスタをIPアドレスにした時、フォースデフォルトは192.168.10.16となりますが、設定するIPアドレスを制限するものではありません。
-
受信したIPも使用いたしますか？ サーバモード時は、セッションの要求（SYN)を受信した時のIPアドレスとMACアドレスを送信時に使用します。 サーバモードではクライアントモード用のIPアドレスやMACアドレスは使用しません。 クライアントモードでは、IPアド…
-
SiTCPは、ルータを超えた通信での使用は推奨していません。 ご指摘の通り、SiTCPはサブネットマスク・デフォルトルータを管理していません。従って自ネットワーク外の場合にデフォルトルータへ送ることはしません。 ただし、SiTCPは受信したIPパケットのMACを使用し…
-
SiTCPも同様に制限はありません。
-
SiTCP-XGにはIPアドレスに制限はありません。
-
現在以下のFPGAのみのサポートとなっています * Kintex-7 * Virtex-7 * Zynq UltraSCALE+ RFSoC Gen1 詳細はSiTCPXG説明書 を確認して下さい。
-
If you do not want to use the TCP receive function, set RX_FILL [15: 0] to 0. It's okay to set other values, but we recommend setting them to 0. See "1.2.2. TCP data reception"
-
SiTCPXGのライセンスはMPCXファイルとなります。
-
ポート番号は関係ありません。 IPアドレスが異なれば、無関係となります。
-
2台のSiTCPを使用する場合、それぞれのSiTCPは異なるIPアドレス、異なるMACアドレスが必要です。 （ForceDefaultでは2台のSiTCPは使用できません） それぞれのSiTCPはIPアドレスで区別されます。 PCのポート番号は、別のソケットのパケットが混入しないように自動的…
-
Vivado2021.2では.「(プロジェクト名).gen\sources_1\ip\ten_gig_eth_pcs_pma\synth」にできるようです。 「out of context per IP」では修正してもsynthesisが実行されないため、IP作成時に「Global」を選択して、 IPを作成した後にten_gig_eth_pcs_pma_block.vを修…
-
新しいVivadoでten_gig_eth_pcs_pmaを作成するとten_gig_eth_pcs_pma_block.vが生成されません。 この場合は、IP作成時にAdditional transceiver control and status portsにチェックを入れて、 トランシーバの制御信号やステータスをポートに出すことでポラリティを…
-
メーカのは保証範囲が6.6Gとしか公開されておらず、それ以上での動作は規定されていません。 従って動作を推定することも、再現性についても言及できません。
-
添付いただいた資料の通り、パッケージやスピードクレードによって10G Ethernet PCS/PMA が生成できない場合があります。 説明書に注意書きを追加する予定です。 ありがとうございました。
-
Thank you for posting. Synthesis is required to simulate the SiTCP netlist. Then select ”Run Post-Synthesis Functional Simulation”. It takes time to release the reset, so apply a pulse to TIM_1S about twice. However, when simulating RBCP (UDP), it…
-
Thank you for posting. Unfortunately, there is no test bench. However, since SiTCP is published on the netlist, simulation from the top is possible. It can be simulated by inputting TCP / IP packets from GMII. The release schedule for SiTCP-XG f…
-
リンクスピードはリンク毎に独立に設定されます。 PCとHUBが1000BASE-TでアップしていてもHUBとSiTCP間のリンクスピードは独立に設定されます。 確認するためにPCと直接接続して確認するか、HUBによってはリンクスピードをポート毎にLEDで表示するものもあります。 …
-
状況を理解できました。 * TCP_TX_FULLは、約2.4ms周期でトグルしている * TCP_TX_FULLが0の期間は約120usでそのときに約3kbyteの転送が行われている * SiTCPからの1460byteのパケット間隔は約1.2msである * ACK間隔は約2.4msである 以上からSiTCPからのパ…
-
TCP_TX_FULLは、SiTCP内FIFOのAlmost Fullフラグを示し、FIFOのデータはACKの受信がない限り開放されません。 TCP_TX_FULLによってパケット間隔の1.2msが引き起こされてるとすると、ACKがない状態でFIFOのデータが開放されて再度TCP_TX_FULL＝0になっていることになる…
-
TCP_TX_FULLは32kByteのバッファ容量が残り8byteを下回るとアサートされます。 正常動作だとすると以下のケースが考えられます。 * はじめに約32kByteのデータを送信スピードよりも早く書き込む * バッファがフルになりTCP_TX_FULLが1になる * PCは約2.5msごと…
-
SiTCPを変更することでgig_ethernet_pcs_pmaは影響を受けません。 LED6が点灯しないことから、基本的な同期さえ取れていないようです。
-
MACアドレスは、MY_MAC_ADDRですが、TCP_SERVER_MACを見ていませんか？ TCP_SERVER_MACの初期値は00-00-00-00-00-00で正常です。
-
RSTはシステムクロックで数クロックで十分です。 FORCE_DEFAULTn=1でEEPROMにライセンスが入っていない場合、リセットを繰り返します。 FORCE_DEFAULTn=1の場合、MACアドレスの値がEEPROMの状態に応じて変わります。 MACアドレスの初期値は、リリースされている「Si…
-
SiTCP_XC7A_32K_BBT_V110.ngcは同じものです。 MACアドレスが00-00-00-00-00-00はSiTCPがリセットされていないのかもしれません。 はじめにRSTを1にしてください。
-
FORCE_DEFAULTn=0でMACアドレスが00-00-00-00-00-00はありえません。 リセット解除時にFORCE_DEFAULTn=1であったと思われます。 FORCE_DEFAULTnは、SiTCPのリセット（RST）の解除した一定時間後にサンプルされます。 後から0に変えても効果はありません。
-
動作確認済みのbitファイルです。 LED1,LED6はPHY間のリンクです。 LED3がEthernetのリンクになります。 RJ45を接続しない状態ではLED1とLED6が点灯します。 通常リンクアップするとLED1,2,3,5,6が点灯します。 このファイルで動作しない場合、基板に何らかの問題…
-
gig_ethernet_pcs_pmaの問題であり、SiTCPは関係ありません。 従ってPHY_ADDRは無関係です。 サンプルコードではMDIOは接続してありますが、使っていません。 参考までに、SiTCPのRBCPでPHYを制御するためには、 PHY_ADDRアドレスをPHYのアドレスに一致させる必要…